在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4349|回复: 1

[原创] Altera开发板与xilinx开发板对比

[复制链接]
发表于 2017-9-7 22:59:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

Altera FPGA开发板与xilinx FPGA开发板对比

注:以下对比仅来自各开发板及FPGA的说明文档,如有需更详细精确的数据请直接查看两家fpga厂家的原厂资料。

  

开发板

  
  

FPGA

  
  

dsp

  
  

Flip-Flops

  
  

LUTs

  
  

FPGA内ram

  
  

DDR

  
  

PCIe

  
  

QSFP

  
  

S5-PCIe-HQ

  

开发板厂家BittWare

  
  

Atera Stratix V GS FPGA

  

28nm 5SGSD8

  
  

3,926 Mult18x18

  

1,963

  

DSP27x27

  
  

952,000

  
  

952,000

  
  

62Mb

  
  

8GB

  

DDR3

  

x64 bit

  
  

x8 Gen1,

  

Gen2,

  

Gen3

  
  

2 QSFP+

  

Each 40GigE

  
  

VCU118

  

开发板厂家xilinx

  
  

Xilinx Virtex UltraScale+

  

16nm  XCVU9P

  
  

6,840

  

DSP27x18

  
  

2,364,480

  
  

1,182,240

  
  

75.9Mb Blockram

  

270Mb UltraRam

  
  

2.5GB

  

DDR4

  

x80 bit

  
  

Gen3 x16

  

Gen4 x8

  
  

2 QSFP28

  

(each 4xGTY)

  
  

XUPP3R

  

开发板厂家BittWare

  
  

Xilinx Virtex UltraScale+

  

16nm XCVU11P

  
  

8,928 DSP27x18

  
  

2,592,000

  
  

1,296,000

  
  

70.9Mb Blockram

  

270Mb UltraRam

  
  

Up to

  

128 GB DDR4

  

x72bit

  
  

Gen3 x16

  

Gen4 x8

  
  

Four QSFP28 cages for 1x 400GbE, 4x 100GbE, 4x  40GbE, 16x 25GbE, or 16x 10GbE

  

从以上表中看,从最主要的逻辑设计资源(组合逻辑LUT,时序逻辑Flip-Flop)、DSP运算单元、片上存储资源、功耗(工艺)、DDR、PCIe、QSFP等都可以看出,Xilinx Virtex UltraScale FPGA比Altera StratixV GS FPGA是高出一代的,各项性能指标都是领先非常大。(上面只是目前所能找到的官方开发板,其板上的FPGA也并不是一定就是其系列中最强大的一颗)


Xilinx的VirtexUltraScale分为Virtex UltraScale以及VirtexUltraScale+两个系列,前面表格的开发板是用的virtex ultrascale+,两者特点如下:

1)
其中Virtex UltraScale采用了20nm工艺,相对于28nm工艺的Virtex性能功耗都更优,最主要的可编程资源由virtex 7最大的2.2M Logic Cells提升到了5.54MLogic Cells(包含5.06M CLBFilpFlop以及2.53M CLB LUT,单个Transcivers速率由28.05Gbps提升到30.5Gbps,由1600的DDR3提升到2400的DDR4,Block RAM由68Mb提升到132.9Mb。

2)
而Virtex UltraScale+则采用了16nm的工艺,在virtex UltraScale的基础上,可编程资源稍微降低(5.54M logiccell到3.78M logic cell),重点增强了其它资源,比如block Ram增加了UltraRam,所以总的专用RAM资源由88.6Mb提升到了惊人的454.5Mb(94.5Mb+360Mb),单个Transcivers速率由30.5Gbps提升到32.7Gbps,由此支持PCIe Gen4x8,DSP slice更是达到了惊人的12,288个,同时也升级到了DSP48E2,性能更强大。

一般来说,Virtex UltraScale的LUT与FFs基本是用不完,所以xilinx作了一些取舍,减少了Logic cells的数量,而重点增强了限制整个系统性能的如片内专用RAM资源,Transcivers速率等,因此,Virtex UltraScale+是最适合高性能的应用如AI加速、数据加速、5G通信等。当你的系统在片内RAM资源足够,Transcivers速率也足够,而Logic Cell用得比较多(尽管这种情况基本很少见)可以采用VirtexUltraScale,多达5.5M的logic Cells基本就是逆天了。

注:这里Logic Cell与LUT的比例是1:2.1875,而Logic Cell与Flip-Flops的比例是1:1.09375

file:///C:/Users/liang/AppData/Local/Temp/msohtmlclip1/01/clip_image001.png

file:///C:/Users/liang/AppData/Local/Temp/msohtmlclip1/01/clip_image002.png


Altera目前相似性能的Straix10 FPGA还在推出期间,相关配套、官方资料等都不是很完备,目前暂时还没推向市场。相反xilinx 的Virtex UltraScale 及Virtex UltraScale+早已在市面上有了广泛的应用,成熟度方面altera目前还是无法与之相比。


国内BAT中百度FPGA云采用的是xilinx 20nm UltraScale FPGA腾讯的FPGA云服务采用的是XilinxKintex UltraScale KU115 FPGA,后期也会推出intel altera,阿里FPGA 云正在搭建中,计划是xilinx altera都采用,目前进入测试的是altera.

同时,xilinxultraScale还有一个ultraScale MPSOC即采用集成arm soc PS+ 可编程FPGA PL,官方有一个开发板ZCU102 (https://china.xilinx.com/product ... ek-u1-zcu102-g.html)集成了1.3 GHz Quad-core ARM Cotex-A53 Dual-core ARM Cortex-R5以及 GPU ARM Mail-400.



上面中的参数来自链接:

  

开发板

  
  

链接

  
  

S5-PCIe-HQ

  

商家BittWare

  
  

http://www.alteraboards.com/product/s5-pcie-hq/

  

https://www.altera.com.cn/products/fpga/stratix-series/stratix-v/features.html

  

file:///C:/Users/liang/AppData/Local/Temp/msohtmlclip1/01/clip_image004.jpg

  
  

VCU118

  

商家xilinx

  
  

https://www.xilinx.com/products/boards-and-kits/ek-u1-vcu118-es1-g.html#overview  

  

pg11  https://www.xilinx.com/support/d ... ascale-overview.pdf

  

file:///C:/Users/liang/AppData/Local/Temp/msohtmlclip1/01/clip_image006.jpg

  
  

XUPP3R

  

商家BittWare

  
  

http://www.bittware.com/xilinx/product/xupp3r/

  

pg11  https://www.xilinx.com/support/d ... ascale-overview.pdf

  

file:///C:/Users/liang/AppData/Local/Temp/msohtmlclip1/01/clip_image008.jpg

  

file:///C:/Users/liang/AppData/Local/Temp/msohtmlclip1/01/clip_image010.jpg file:///C:/Users/liang/AppData/Local/Temp/msohtmlclip1/01/clip_image011.pngfile:///C:/Users/liang/AppData/Local/Temp/msohtmlclip1/01/clip_image013.jpg

发表于 2017-9-10 11:37:17 | 显示全部楼层
Xilinx only check 1 corner Timing, Altera check fast and slow. Seems Altera is more confident
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:39 , Processed in 0.020365 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表