Altera 与 Xilinx 光纤通信时丢数问题

昶橙子 · 发表于 2017-8-18 16:05:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

由于对方使用的是Altera公司的FPGA，我们使用的是Xilinx公司的FPGA。对方光纤自发自收没有问题，我方这边自发自收也没有问题。对方发我方收时光纤接收的数据偶尔会少一个。原来IP核中没有加时钟校准模块，偶尔会丢32个，且数目固定。加入时钟校准模块后，偶尔会丢一个。
想请教下大家，这种问题是Xilinx的时钟约束与Altera不匹配的问题吗？如果继续改IP核参数：比如改善预加重的话会不会能改善？谢谢大家了！