在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1865|回复: 9

[原创] 华为内部经典FPGA时序资料---FPGA input delay约束的方法

[复制链接]
发表于 2017-3-1 15:37:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
该视频抛弃复杂的理论,按照工程实际情况,分析各种情况,只要选择正确情况然后约束即可。

http://www.mdy-edu.com/article_cat/video?id=80
 楼主| 发表于 2017-3-4 14:45:45 | 显示全部楼层
FPGA 查找和定位问题的技巧
FPGA出错是非常正常的,出错不可怕,可怕的是不知道怎么去找错误。本视频就教授如何去查找和定位错误,自己能就找到问题。
www.mdy-edu.com/article_cat/video?id=81
 楼主| 发表于 2017-3-9 15:47:10 | 显示全部楼层
谢谢支持。
发表于 2017-4-3 20:10:48 | 显示全部楼层
怎么进不去 啊
发表于 2017-4-4 22:34:02 | 显示全部楼层
链接打不开了
发表于 2017-4-5 21:40:20 | 显示全部楼层
感谢分享
发表于 2017-5-31 15:28:47 | 显示全部楼层
这不错  感谢!!
发表于 2017-6-6 12:58:58 | 显示全部楼层
以后去华为公司就有机会了,嘿嘿,谢谢楼主啦
发表于 2017-6-6 21:02:06 | 显示全部楼层
谢谢,学习
发表于 2017-10-23 17:54:13 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 11:25 , Processed in 0.029076 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表