马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
（管理员注：由于该资料分包较多，需要消耗较多信元，所以提醒大家如果信元不够，可以点击参加EETOP增信元活动）
pll学习高阶资料打包下载
目录如下：
11.频率合成器 12频率综合器 13频率综合器环路参数设计和相位噪声分析( 1[1].244-GHz、0.25-μm CMOS全差分锁相环倍频器设计 1[1].244GHz 0．25μm CMOS低功耗锁相环 2048kHz锁相环路设计 7．3GHz 0．18μm CMOS注入式锁相环电路 aomsh_zhoujs CMOS 锁相环和延迟锁相设计与研究_Master 窦训金 北大 CMOS锁相环电路 CPLD和USB串并转换 DDR存储器供电方案 DLL_Datasheet DLL的原理与实现 DLL设计介绍 motorola集成电路应用书籍：锁相环频率合成器－张厥盛 Phase Locked Loops_for_Wireless_Communications Phase-Locked Loops Design, Simulation, and Applications, Sixth Ed PLL PLL PN Matlab code PLL 锁相环的ADS 仿真 PLL_FAQ_V1.2 PLL上课讲义 PLL原理讲义 PLL电子教案 PLL电路设计与制作 PLL资料、关于锁相环分类、应用、组成、模型介绍的挺详细的 PLL锁相环 USB通信中数字锁相环的设计实现 W19第十九节第七章锁相环基本原理1 W20第二十节第七章锁相环分析 W21第二十一节第七章锁相环应用 W22第二十二节第八章频率综合器 [Floyd M.Garder]Charge pump phase-lock loops [Ilya I. Novof]Fully Integrated CMOS Phase-Locked Loop with 15 to 240 MHz Locking Range and 50 ps Jitter[SSC1995] [JERRELL P. HEIN]z-Domain Model for Discrete-Time PLL's [John G.Maneatis]Low-Jitter Process-Independent DLL and PLL Based on Self-Biased Techniques [Pavan Kumar Hanumolu]Analysis of Charge-Pump Phase-Locked Loops _Charge pump phase-lock loops _PhaseNoise 一款数字锁相环及其分数分频实现 一种2．5V0．25μm高速CMOS锁相环设计 一种500MHz高性能锁相环的设计 一种先进的N分数锁相环频率合成器 一种全差分高速锁相环电路的设计与实现 一种可用于高性能锁相环的CMOS电荷泵 一种快速捕获数字锁相环位同步器 一种性能可靠的锁相环 一种改进型锁相环路的实现及性能分析 一种改进的一阶数字锁相环 一种新型快速全数字锁相环的研究 一种新型的全数字锁相环 一种新型的四阶低抖动带双控制环路CMOS锁相环 一种新型的用于高速串行接口电路的单片锁相环电路设计 一种新的锁相环路的噪声性能分析方法 一种用MATLAB仿真锁相环的方法 一种用于时钟产生的低功耗电荷泵锁相环设计 一种用于频率合成器的新型锁相环 一种用于高速同步数据采集设备的数字锁相环 一种用于高速通信的虚拟DDR存储器设计及其FPGA实现 一种用于高速锁相环的新型CMOS电荷泵电路 一种集成化锁相环频率合成器 一种高性能时钟同步系统数字锁相环的实现方法 一种高速低功耗低相位抖动CMOS锁相环 三阶电荷泵锁相环的稳定性分析 三阶电荷泵锁相环系统级设计与仿真验证 二阶锁相环设计中环路参数的选择 低噪声、低功耗CMOS电荷泵锁相环设计 低相噪,低杂波数字锁相环路滤波器的设计 全数字时钟锁相环的设计 全数字锁相环电路的研制 全数字锁相环的设计 全数字锁相环系统的分析及优化 博士学位论文_周建政_完整版_ 图像实时处理中的高性能锁相环 图解 锁相环(PLL)电路设计与应用 远坂 295页 25.2M 清晰书签版 基于CMOS工艺的622MHz电荷泵锁相环设计 基于MASH 2-1结构的小数分频锁相环的设计与实现 基于MATLAB的FIR数字低通滤波器分析和设计 基于MATLAB的FIR数字滤波器的设计与实现 基于Sigma-delta调制器的小数N频率综合器设计 基于SIMULINK锁相环设计 基于TSMC 0.25μm工艺的5GHz31_32双模预分频器的设计 基于verilog-A的电荷泵锁相环行为级建模和模拟 基于_调制的小数分频锁相环的研究 基于数字锁相技术的视频同步显示 基于注入锁定的RF低功耗正交本振信号产生电路 对基于DLL和PLL的射频CMOS振荡器的相位抖动比较 应用于GPS接收机频率综合器分频器的设计 很全面易懂的锁相环PLL资料 抑制参考杂散 数字锁相环的asic设计 数字锁相环的优化设计与应用 数字锁相环码位同步电路的改进 数字锁相环路数据采集及其接口电路的设计 数字锁相环路的稳定性分析及Matlab仿真 数字锁相环频率合成器的环路分析与设计 时钟提取与抖动衰减数字锁相环设计研究 模拟锁相环测试方法基本原理国家标准 用于时钟恢复电路的低抖动可变延迟线锁相环电路 用于电荷泵锁相环的无源滤波器的设计 用途广泛的锁相环 电流模式CMOS高频集成锁相环 电荷泵锁相环设计方法研究 自偏置锁相环结构及其稳定性条件分析 采用PLL设计时需要注意的问题 锁相技术及其应用：第三讲 数字锁相环路（上） 锁相技术及其应用：第二讲 模拟锁相环路（下） 锁相放大器的新进展 锁相环PLL原理与应用 锁相环中高性能电荷泵的设计 锁相环型频率综合器中的高速分频器 锁相环技术(第3版) 锁相环用CMOS鉴频鉴相器及电荷泵的实现 锁相环路的稳定性研究 锁相环集成电路的典型应用 锁相环频合器的分频器的设计及其环路的分析.doc 锁相环频合器的分频器的设计及其环路的分析 锁相环频率合成器 锁相环高性能电荷泵电路的设计 高性能大带宽存储器——DDR SDRAM DIMM设计指南 高性能锁相环中电荷泵电路研究 高速CMOS全数字锁相环 高速CMOS锁相环 高速低功耗CMOS分频器实现 高速分频器研究 高速吞脉冲程序分频器的电路设计与 PSPICE模拟 高速锁相环的核心部件压控振荡器的设计 高频数字锁相环的研究
解压密码(回帖可见）
请全部下载，并在同一目录里解压，分卷压缩只需要解压任一文件即可全部解压
| 
/3 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2017-2-14 17:20:55
