想请教一下利用Chiplogic analyzer 提出网表通过Chipmaster 映射电路到Cadance的流程

lyf821114 · 发表于 2017-1-17 09:50:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

逆向的电源项目，通过Chiplogic analyzer我提出网表（不是cadance的网表，是analyer工具里连接关系），生成电路并导入cadance这一块不清楚流程，网上的资料很少。我尝试把Cadance里面的PDK Pcell电路的symbol导出成EDIF200，然后映射到Master软件，但是Cadance就报错：Error : Failed to open library HGBDxxxx .想请大师指点一下。最好能说下总的流程，，不太清楚流程思路。预祝大家新年快乐，万事如意，工作顺利。

xingdeming02 · 发表于 2018-8-8 08:05:42

看芯愿景的用户手册啊

每天甩油的猪 · 发表于 2018-8-8 09:31:00

1、在Cadence库建一个schematic调用所有的symbol（网表提取中用到的数字单元、模拟器件），将此schematic导出edif文件，名字为y1_allcell.out。2、在chipmaster中建一个新的单元，名字为y1_allcell，将y1_allcell.out文件导入。3、在chipAnalyer窗口导出提取的edif网表，比如名字为y1.edif，注意下引用的库名，要填写之前的Cadence库名。4、在chipmaster中再新建一个新的单元，名字为y1，导入y1.edif，看一下有无报错。