在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2711|回复: 2

[求助] concept HDL 是否能产生Xilinx FPGA器件的UCF约束文件?

[复制链接]
发表于 2016-12-16 17:24:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
问题如题;

另:是否能从Allegro brd PCB layout文件导出Xilinx FPGA 器件的UCF约束文件?

谢谢
发表于 2016-12-17 00:37:00 | 显示全部楼层
想下也不可能,管脚约束,是要pin名称,对应你FPGA逻辑代码的IO名称,而你的layout文件,不含有你FPGA的IO名称的任何信息,如何导出?
 楼主| 发表于 2016-12-21 15:38:30 | 显示全部楼层
回复 2# 偏偏

用连接在pin上的net名字就好了。Orcad就可以。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 06:55 , Processed in 0.018000 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表