在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1749|回复: 3

[求助] FPGA仿真和下板实验不一致

[复制链接]
发表于 2016-11-29 21:07:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在复位和状态机中嵌入led灯后,编译程序,下板,之后发现板子先出现复位中led灯指示情况,但很久才出现状态机中led灯的指示值(与计算相差甚远)。但是该程序的仿真确与理论一致。据自己估计,可能与静态时序分析有关。望有经验的FPGA设计人员给予指示,问题可能出在哪?
发表于 2016-11-29 21:27:12 | 显示全部楼层
1.看下时序分析
2.用片内的逻辑分析仪看
3.自己做个扫描链
发表于 2016-11-30 20:25:08 | 显示全部楼层
是不是使用片内逻辑分析仪程序要重复执行,如果程序只执行一遍,并且非常快,是不是抓取不到数据,求解释
 楼主| 发表于 2016-12-6 20:03:34 | 显示全部楼层
你要设置相应的触发信号
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 05:49 , Processed in 0.018681 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表