在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10341|回复: 10

[求助] Scan中插入的lock_up latch原理是什么呢?

[复制链接]
发表于 2016-11-16 10:31:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在学习DFTC设计scan chain,为了平衡scan chain需要设定mix clock,需要设置允许插入lock_up latch在不同的clock domain间。资料中写mix_clock可能会导致hold violation,而插入lock_up latch可以避免这一点。表示没有想明白。。为什么会有violation以及插入lock_up可以避免violation的原因是什么呢?谢谢啦。
发表于 2017-8-16 13:44:46 | 显示全部楼层
你好。。后来这个你搞清楚了么?我也想知道
发表于 2017-8-16 20:13:59 | 显示全部楼层
latch 的有效电平能保持半个周期
发表于 2017-8-17 18:49:44 | 显示全部楼层
把clock锁半个周期,不至于数据太快,这样就很少出现hold问题了,一般实在跨clock domain的时候去插这个lockup latch
发表于 2017-8-21 16:01:01 | 显示全部楼层
本帖最后由 zzjseu 于 2017-8-22 10:13 编辑

回复 3# Ronaldomhs


   3楼正解吧。latch cell 的特点就是电平触发而非边沿触发,电平触发可以“timing borrow”,画一下波形图就知道了,可以借半个时钟周期,让hold check 多出半个时钟周期的margin。 scan_latch.png
发表于 2017-8-21 16:01:47 | 显示全部楼层
其实这就是一个 hold timing check 问题。
发表于 2018-9-22 11:06:04 | 显示全部楼层
回复 6# zzjseu


   感谢。。我也是SEU的,莫非校友
发表于 2018-10-16 13:37:20 | 显示全部楼层
回复 5# zzjseu


   图片不错!不过还没看懂。
发表于 2019-9-19 15:02:49 | 显示全部楼层
其实就是让clk1 上升沿输出的数据经过latch后被delay,delay后的数据在clk1的下降沿变化,保证clk2的 hold time一定能否满足。
发表于 2019-9-27 14:48:48 | 显示全部楼层
谢谢,了解了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:51 , Processed in 0.029521 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表