在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3445|回复: 6

[求助] Encounter PR

[复制链接]
发表于 2016-10-20 13:28:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
数模混合的,数字模块因为比较小,电路是直接在ic5141下搭建起来,不知道能不能用encounter来布线?如果可以,怎么做?求大神解惑?
发表于 2016-10-20 17:22:06 | 显示全部楼层
你直接把整个数字流程问出来了
RTL-->综合-->formality-->R-->formality-->starRC-->T-->virtuoso,
 楼主| 发表于 2016-10-20 17:52:00 | 显示全部楼层
本帖最后由 fzu_physics 于 2016-10-20 17:53 编辑

回复 2# zhanggd


    不是啊,有点不一样,电路已经用ic5141搭出来,不是用verilog搭的。
只是单纯想让encounter自动放置标准单元和自动连线,相当于对时序和时钟树不管,但是看encounter 输入格式好像必须要verilog或者VHDL,搞的有点晕了
发表于 2016-10-21 15:45:13 | 显示全部楼层
我们家的做法是根据原理图写出对应的verilog,然后再放到encounter去做。不知道有没有办法直接从原理图产生出verilog来。
发表于 2016-10-24 11:51:16 | 显示全部楼层
应该可以
发表于 2020-5-25 09:58:03 | 显示全部楼层


mnluan 发表于 2016-10-21 15:45
我们家的做法是根据原理图写出对应的verilog,然后再放到encounter去做。不知道有没有办法直接从原理图产生 ...


有的,可以借助于Candenc 的工具 从原理图中抽出来

发表于 2022-6-16 10:18:37 | 显示全部楼层


mnluan 发表于 2016-10-21 15:45
我们家的做法是根据原理图写出对应的verilog,然后再放到encounter去做。不知道有没有办法直接从原理图产生 ...


打开schematic, launch-- plugins-- simulation -- NC-verilog 就可以。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:45 , Processed in 0.032564 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表