在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3238|回复: 4

[求助] xilinx VC709以及netfpga-sume xdc

[复制链接]
发表于 2016-10-6 10:20:22 | 显示全部楼层 |阅读模式
2500资产
set_property PACKAGE_PIN AV35 [ get_ports PCIE_RESET_N ]
set_property IOSTANDARD LVCMOS18 [ get_ports PCIE_RESET_N ]
set_property PULLUP true [ get_ports PCIE_RESET_N ]
# The following constraints are BOARD SPECIFIC. This is for the VC709
set_property LOC IBUFDS_GTE2_X1Y11 [ get_cells refclk_ibuf ]
create_clock -period 10.000 -name pcie_refclk_new [ get_pins refclk_ibuf/O ]
set_false_path -from [ get_ports PCIE_RESET_N ]

set_property IOSTANDARD LVCMOS18 [ get_ports FPGA_rst ]
set_property PACKAGE_PIN AV40 [get_ports fpga_rst]
-----------------------------------------------------------------------------------------------------------------------------------------
这是某个开源软体针对VC709的xdc,旦是我想要将这份xdc改程netfpga-sume的xdc写法 请问有人愿意帮助吗

 楼主| 发表于 2016-10-7 09:29:06 | 显示全部楼层
推推推推推推
发表于 2016-10-7 10:00:49 | 显示全部楼层
set_property PACKAGE_PIN AY35 [get_ports PCIE_RESET_N]set_property IOSTANDARD LVCMOS18 [get_ports PCIE_RESET_N]
set_property PULLUP true [get_ports PCIE_RESET_N]


set_property LOC IBUFDS_GTE2_X1Y11 [get_cells refclk_ibuf]
creat_clock -period 10.00 -name pcie_refclk_new [get_pins refclk_ibuf/O]
set_false_path -from [get_ports PCIE_RESET_N]


set_property IOSTANDARD LVCMOS18 [get_ports fpga_rst]
set_property PACKAGE_PIN AR32 [get_ports fpga_rst]
 楼主| 发表于 2016-10-12 10:50:45 | 显示全部楼层
回复 3# hnuwyf

很抱歉今天才回 我使用了你的写法却无法顺利产生bitstream 请问有什么方法可以修改吗
发表于 2016-10-17 10:18:26 | 显示全部楼层
需要知道具体需求才能知道怎么改
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:57 , Processed in 0.022719 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表