在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1946|回复: 9

[资料] FPGA设计时序收敛

[复制链接]
发表于 2016-9-18 09:09:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA设计时序收敛.ppt (3.64 MB, 下载次数: 96 )
发表于 2016-9-18 10:39:08 | 显示全部楼层
看不懂
发表于 2016-9-18 11:05:51 | 显示全部楼层
学习学习!!
发表于 2016-9-18 15:28:08 | 显示全部楼层
学习一下
 楼主| 发表于 2016-9-20 13:56:00 | 显示全部楼层
回复 1# zxopenwgb


   tinghaode
发表于 2016-9-20 15:40:00 | 显示全部楼层
什么鬼
发表于 2016-9-20 16:47:40 | 显示全部楼层
回复 1# zxopenwgb


   好资料,谢谢分享!!!
 楼主| 发表于 2016-9-22 14:30:17 | 显示全部楼层
回复 1# zxopenwgb


           :)
发表于 2018-7-15 14:19:00 | 显示全部楼层
thanks
发表于 2018-9-22 22:10:40 | 显示全部楼层
sequence is essential, fsm
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:10 , Processed in 0.029396 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表