在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3835|回复: 0

[求助] 求助] cadence17.2更新pcb设计报表不成功

[复制链接]
发表于 2016-9-10 15:45:38 | 显示全部楼层 |阅读模式
101资产
使用cadence从原理图导出设计至PCB图时,运行到第二部 updating pcb editor board 报错:===========================================================
ERROR: Schematic supports automatically creating XNets using DML but the layout will not automatically create any XNets. Change setting in Layout or Schematic, re-generate files, and re-run the flow.
ERROR: Can't import electrical constraint data (pstcmdb.dat)
===========================================================
Finished Constraint Update
Time: Sat Sep 10 15:43:25 2016
===========================================================



近期重装过系统,库路径都对,更新报表brd设计就出错。
错误的关键在于the Layout will not automatically create any XNets.
求大神指点一二。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 09:12 , Processed in 0.018971 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表