在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18292|回复: 16

[求助] 关于两个SDF文件,还有SDC文件的区别

[复制链接]
发表于 2016-8-19 17:15:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求教各位大大:

SDF:standard delay file,标准延时文件。描述的是输出时序延时信息。综合优化后,为进行后仿,要输出sdf文件:
                File-Save Info-Design Timing
为了布局布线,也要输出另一个sdf文件:
               File-Save Info-Constraints


还有SDC:synopsys delay constraint;延时约束文件。
我理解是类似DC中的约束,用文件的形式直接保存,读入就可以了。

新人,不了解这些文件的区别,内容上,用途上的……望详解,谢谢!!!!
发表于 2016-8-19 18:29:45 | 显示全部楼层
1. 综合后的sdf文件没有太大的用处,因为不代表实际的延时,而且只有器件延时。
2. 后端布局布线后的sdf文件,比较接近实际情况,器件延时和线延时都有,一般都用这个文件进行后仿。
3. SDC是根据dc中的约束写出来的,只是格式变了,个人理解是SDC文件更好的便于其他工具读取吧,不限于synopsys家的工具
发表于 2016-8-19 18:31:23 | 显示全部楼层
RTL+SDC,通过综合工具,转换成netlist+SDF。
SDC是对RTL设计的时序约束,SDF包含netlist的延时信息。不过综合后的SDF不准确,布线后的SDF信息才够准确。
发表于 2016-8-24 09:44:28 | 显示全部楼层
本帖最后由 高瞻forever 于 2016-8-24 09:46 编辑

楼上两位讲解得已经很到位了,我就借花献佛,做下总结:
      首先是SDC文件:Sdc文件是我们在进行电路RTL设计后,对所做设计进行时序约束的DC综合脚本文件,以便于综合工具按照SDC文件时序约束要求进行电路综合产生电路网表,也会产生相应的sdf文件和sdc文件,此时的sdc文件格式与我们在综合前sdc文件格式上不同,实质上是一样的;
     再是sdf文件:我们通过综合工具产生了电路网表和sdf,但此时的sdf时序文件只是粗略的描述了电路上的时序和cell延时,因为此时的网表只是按照RTL设计和时序约束映射成foundry的stand_cell链接关系,没有位置关系;后续的布局布线我们才会定下cell的位置以及cell之间的net长度,由于要修善时序,我们还会做时钟树,也就是在net上加buffer,等等;
     即是说我们在做布局布线时会导入综合前或后的sdc文件以及综合网表来产生具有准确时序信息的sdf文件用于后仿真。
发表于 2018-1-29 16:49:27 | 显示全部楼层
回复 1# liheng369


   学习了,谢谢指导
发表于 2018-8-21 13:47:03 | 显示全部楼层
感谢楼上分析!
发表于 2018-8-24 16:34:23 | 显示全部楼层
回复 1# liheng369


   长知识了
发表于 2020-3-24 10:27:49 | 显示全部楼层
感谢指点!
发表于 2020-5-21 17:38:34 | 显示全部楼层
感谢分析!!!!!!!
发表于 2021-8-26 19:31:05 | 显示全部楼层
感谢大佬的答疑
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:54 , Processed in 0.036841 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表