在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13622|回复: 94

[资料] 清晰原版 Digital Integrated Circuit Design Using Verilog and SystemVerilog_2015

[复制链接]
发表于 2016-2-18 14:41:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 hsh22 于 2016-2-19 13:42 编辑

清晰原版 Digital Integrated Circuit Design Using verilog and SystemVerilog_2015
Digital Integrated Circuit Design Using Verilog and SystemVerilog_2015.part4.rar (8.06 MB, 下载次数: 700 )

Digital Integrated Circuit Design Using Verilog and SystemVerilog_2015.part1.rar (13.35 MB, 下载次数: 1357 )

Digital Integrated Circuit Design Using Verilog and SystemVerilog_2015.part2.rar (13.35 MB, 下载次数: 1316 )

Digital Integrated Circuit Design Using Verilog and SystemVerilog_2015.part3.rar (13.35 MB, 下载次数: 1364 )
22.jpg
发表于 2016-2-18 19:14:52 | 显示全部楼层
非常感谢!!!
发表于 2016-2-18 22:20:51 | 显示全部楼层
下了快一年了,排版不大好,没怎么看
发表于 2016-2-19 05:14:39 | 显示全部楼层
tahlalktahat
发表于 2016-2-19 12:23:45 | 显示全部楼层
thnx!
发表于 2016-2-20 01:13:48 | 显示全部楼层
GOOD BOOK
发表于 2016-2-20 13:44:23 | 显示全部楼层
谢谢楼主!
发表于 2016-2-20 13:46:32 | 显示全部楼层
正是所需的内容
发表于 2016-2-21 12:05:57 | 显示全部楼层
Thanks dude.
发表于 2016-2-21 13:13:26 | 显示全部楼层
下来看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-23 20:21 , Processed in 0.037508 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表