在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1712|回复: 1

[求助] Rabaey 的数字IC第二版 的一道习题

[复制链接]
发表于 2015-10-28 15:02:19 | 显示全部楼层 |阅读模式
120资产
Consider a CMOS inverter followed by a wire of length L. Assume that in the
reference design, inverter and wire contribute equally to the total propagation delay tpref. You
may assume that the transistors are velocity-saturated. The wire is scaled in line with the ideal
wire scaling model. Assume initially that the wire is a local wire
a. Determine the new (total) propagation delay as a a function of t
pref, assuming that technology and supply voltage scale with a factor 2. Consider only first-order effects.
b. Perform the same analysis, assuming now that the wire scales a global wire, and the wire
length scales inversely proportional to the technology



啥叫reference design?
什么是ideal wire scaling model?, local wire 和 global wire 又指的是什么?
大神在何方......

 楼主| 发表于 2015-11-6 20:12:26 | 显示全部楼层
好吧我会了,没人理我~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:02 , Processed in 0.016076 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表