在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1979|回复: 5

[原创] FPGA开发使用的CRC校验原理

[复制链接]
发表于 2015-10-7 11:43:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 justfigo 于 2015-10-7 11:54 编辑

熟悉FPGA开发的工程师对CRC校验应该很熟悉,FPGA中常用的CRC校验是利用一个Function来实现的,网上有很多工具可以生成CRC校验的verilog代码,我对这些代码进行了研究,得出了其中的具体原理,有兴趣了解的可以看看附件中的详细资料。[ crc分段计算的原理.docx (19.63 KB, 下载次数: 46 )

更新详细的内容可以查看我的一篇帖子:
http://blog.sina.com.cn/s/blog_5f47d9240102v6ub.html
发表于 2015-10-10 10:15:07 | 显示全部楼层
谢谢楼主分享
 楼主| 发表于 2015-11-28 18:08:44 | 显示全部楼层
回复 2# a21771112

不客气
发表于 2015-11-28 19:41:39 | 显示全部楼层
Thank you.
发表于 2015-12-3 13:45:28 | 显示全部楼层
看看。。。。。。。。
 楼主| 发表于 2015-12-4 19:19:49 | 显示全部楼层
顶起来
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:13 , Processed in 0.030320 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表