在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5224|回复: 15

[求助] 工艺制作中掩膜版问题

[复制链接]
发表于 2015-9-21 15:35:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
版图中画了15层mask版,而在制作的时候为什么会只需要制作14层mask版,请问这是什么原因?从工艺文件中哪里可以看得出哪些mask版需要制作出来的?望回复
发表于 2015-9-21 16:06:40 | 显示全部楼层
layout里面画的不是mask, mask是通过layout上层次,经过mask tooling 公式运算出来的
foundry会提供这方面的资料
发表于 2015-9-21 16:11:45 | 显示全部楼层
你确定你的版图上是15层Mask?
 楼主| 发表于 2015-9-22 10:21:43 | 显示全部楼层
回复 2# fuyibin

那请问mask tooling公式是什么样子的?可否发给我看一下?会在design rule文件里有吗?谢谢
发表于 2015-9-22 17:23:11 | 显示全部楼层
mask tooling 可以问foundary 要
 楼主| 发表于 2015-9-23 11:12:12 | 显示全部楼层
回复 5# lianaissmec

   mask tooling或者design rule文件中的不需要制作掩膜版的mask层次是做了什么样的标记?
发表于 2015-9-23 14:14:50 | 显示全部楼层



小伙,不要再纠结mask这个问题啦,mask又不影响你画layout,不知道你想要干什么
mask大部分都是通过layout层次运算出来的,而且也不是你画出来的尺寸,
如果你仅仅是画layout,那mask就不是你操心的事
这是foundry干的事情,看看tsmc65nm的mask,是很复杂的,但是不影响你画layout
mask.png
发表于 2015-9-23 17:39:50 | 显示全部楼层
解释的很清楚,赞一个
发表于 2015-10-27 15:57:36 | 显示全部楼层
7楼正解
发表于 2018-1-23 03:25:09 | 显示全部楼层
学习 了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 08:25 , Processed in 0.031221 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表