在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2755|回复: 4

[求助] PrimeTime-2013版本分析clock gating 问题

[复制链接]
发表于 2015-7-28 12:40:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
采用2013版的PrimeTime 进行sta分析,发现在分析自己添加的clock gate(latch+and+or)时,时钟不穿过clock gate,而clock gate out的输出时钟是通过clkgate_en的触发器的时钟端穿过去的,为什么不是AND上的时钟穿过去呢?而采用2009版的PrimeTime进行sta分析时,clk可以直接穿过clk gate。什么原因引起两者分析的差异呢?是不是2013版的工具需要特别的设置吗?
 楼主| 发表于 2015-7-28 12:42:46 | 显示全部楼层
回复 1# Heller_sun


  补充:是不是和PR工具提供的spf有关?
 楼主| 发表于 2015-7-28 23:59:02 | 显示全部楼层
求大神指导啊。。。
发表于 2015-7-29 03:08:01 | 显示全部楼层
谢谢分享,收藏学习了!
发表于 2016-8-15 21:50:42 | 显示全部楼层
Hi, How to learn prime time tool?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:38 , Processed in 0.024021 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表