在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3987|回复: 7

[解决] ASIC 除法怎么实现

[复制链接]
发表于 2015-1-20 09:29:28 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
做全数字锁相环,里面有数字滤波器,可是 asic的资源有限啊,数字滤波不是会涉及到除法运算嘛?一个除法占用的资源和功耗比其它总的还多,这怎么办了?请问大家是不是ASIC里面都无法做除法了啊,还有全数字锁相环 里面滤波需要 很优良的效果吗》一般噪声来源是哪
发表于 2015-1-20 10:16:01 | 显示全部楼层
我说说除法器吧:
如果想自己做一个除法器,有恢复余数法(Restoring),不恢复余数法( Non-restoring), SRT算法...等等。一次上1位商的(基-2,Radix-2)都不难。高基数的一次可上多位商。 高基数的SRT算法,速度快,但较复杂。前两种不适合实现高基数的。
 楼主| 发表于 2015-1-20 11:12:55 | 显示全部楼层
回复 2# 加油99


   不行 啊。只要是除法 都无法满足功耗和面积要求,  我想可不可以用移位的方式实现除法,可是移位只能是除以2的次方倍,比如我除以3到底移一位还是2位,这个对滤波器性能是不是影响很大
发表于 2015-1-21 19:41:59 | 显示全部楼层
回复 3# asic-CQU


    移位也可以实现除数不是2的幂次方,但是是串行的,速度慢,原理是多项式除法,和求余电路一样。如果你不是要求一个周期就出结果,可以考虑下。
发表于 2015-1-21 22:12:59 | 显示全部楼层
可以调用DesignWare里面的除法器,有并行和串行两种类型,DC会根据时序面积要求进行优化的。
发表于 2022-4-19 12:55:58 | 显示全部楼层


liuguangxi 发表于 2015-1-21 22:12
可以调用DesignWare里面的除法器,有并行和串行两种类型,DC会根据时序面积要求进行优化的。 ...


你是说用除法符号/,工具会自动调用?
发表于 2022-5-22 15:02:42 | 显示全部楼层


badegg9 发表于 2022-4-19 12:55
你是说用除法符号/,工具会自动调用?


需要显式例化模块
DW_div或DW_div_seq或DW_div_pipe
来实现串行或流水线除法器
发表于 2022-5-26 18:27:13 | 显示全部楼层


liuguangxi 发表于 2022-5-22 15:02
需要显式例化模块
DW_div或DW_div_seq或DW_div_pipe
来实现串行或流水线除法器


用除法符号可以的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 05:22 , Processed in 0.033929 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表