在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5316|回复: 18

[其它] Verilog HDL. A Guide to Digital Design and Synthesis

[复制链接]
发表于 2014-12-20 23:59:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog  hdl. A Guide to Digital Design and Synthesis

Verilog HDL. A Guide to Digital Design and Synthesis (Samir Palnitkar).rar

14.6 MB, 下载次数: 308 , 下载积分: 资产 -5 信元, 下载支出 5 信元

发表于 2014-12-21 13:06:53 | 显示全部楼层
谢谢分享
发表于 2014-12-21 20:15:27 | 显示全部楼层
回复 1# studentclass78


   Good, thanks
 楼主| 发表于 2014-12-21 22:42:37 | 显示全部楼层
Welcome
发表于 2014-12-22 03:59:29 | 显示全部楼层
感谢您对一本好书!
发表于 2015-1-27 18:41:32 | 显示全部楼层
非常好用

感謝分享了
发表于 2015-1-27 20:27:22 | 显示全部楼层
It is very good for me to learn verilog
发表于 2016-3-18 23:34:25 | 显示全部楼层
Thank you!
发表于 2016-6-8 18:00:59 | 显示全部楼层
THANK YOU
发表于 2016-7-19 00:51:08 | 显示全部楼层
xie xie~~~~~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 19:04 , Processed in 0.031068 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表