在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 16190|回复: 6

[求助] 关于DDR4的gear down mode

[复制链接]
发表于 2014-11-2 14:38:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
规范里说:默认情况下(1/2 rate),内部时钟频率等于外部时钟频率;当gear down mode enable时(1/4 rate),内部时钟频率等于外部时钟频率的一半。如附件的图中所示。可是,在DDR4里,DRAM内部工作频率正常不应该是总线时钟频率的1/4吗?图中的internal clock到底是指什么?
有高手熟悉DDR4规范吗?求指点啊!多谢!
图片1.png
发表于 2014-11-2 21:54:52 | 显示全部楼层
ddr4?高大上啊
 楼主| 发表于 2014-11-3 08:39:55 | 显示全部楼层
回复 2# haitaox


    学习一下手册……
发表于 2015-9-7 21:17:09 | 显示全部楼层
回复 1# linghuqiubai


   楼主,解释一下吧
发表于 2016-11-19 13:00:18 | 显示全部楼层
地址2T timing模式
发表于 2018-1-8 21:53:03 | 显示全部楼层
回复 1# linghuqiubai


   DDR 是正负沿trigger data, 实现double rate; 内部ck 频率只要是外部ck 频率一半,并且用单沿trigger, 不就实现1/4 datarate?
发表于 2021-7-22 09:31:23 | 显示全部楼层
这个问题有人解答吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:39 , Processed in 0.038000 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表