FPGA如何做形式验证

chencsw · 发表于 2014-3-17 13:52:25

以前就碰到过这种情况没有找到方法
现在发出来大家讨论讨论

down_load · 发表于 2014-3-17 13:59:48

加入vendor的库就可以了

ricvadim · 发表于 2014-3-17 18:11:37

Compare the original with a new model for functional and temporal characteristics.

chencsw · 发表于 2014-3-18 11:35:43

能否具体点呢
或者有个实例传来参考参考多谢

ljc24156313 · 发表于 2014-3-18 16:16:09

试试看看

wh1105 · 发表于 2014-3-20 01:23:32

你指的是formal check 嗎?

bbd123 · 发表于 2014-3-20 08:57:13

什么是形式验证

chencsw · 发表于 2014-4-2 16:59:50

你指的是formal check 嗎?
wh1105 发表于 2014-3-20 01:23

登录/注册后可看大图

是的
库文件在那里呢？比如用synplify综合的

黄杰平 · 发表于 2014-4-21 16:45:48

具体点不好吗。形式化验证是解决模块真确性问题的一种数学可证明的方法。目前多用于苛刻系统

imperman · 发表于 2014-4-22 16:22:34

You may to use one of the popular methodics - UVM for example.

[讨论] FPGA如何做形式验证