|
发表于 2014-2-25 08:50:20
|
显示全部楼层
回复 7# 山水风情
急也沒有用, 我已經不做 mix mode design . 以前是使用
aditspice
nanosim
ultrasim 不同公司因為 eda tools 不同, ultrasim 可以跑 co-sim , 但是 analog/digital 設定很囉嗦 ..
如果你要 rtl +spice 的 co-sim 問其他人吧, 已不做這方面了 .
先前有網友提 windows OS 下有套 dolphin smash spice ,verilog VHDL
but 這家 spice 無法直接吃 hspice ..但是可以跑, 以前我拿 smash run sub_block 和 hspice 2004 比是類似
smash examples 是可以跑 rtl + spice , 但沒實際 run chip ..都是自己拿來練習 .
還有一類是把 RTL synthesis過後 verilog gate netlist , 但是是 verilog netlist
再 hsim下有軟體v2spice 轉成 spice netlist . 因為轉到 spice netlist
hsim 可以把 digital spice 模擬設 switch /RC level . 其他 analog 設精準或是 call hspice
一樣可以跑 whole chip , 但是已經是很後面 co-sim
run 起來很慢.. |
|