在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7305|回复: 3

相位累加器的verilog代码中的疑问

[复制链接]
发表于 2014-1-3 17:23:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近阅读群里的调制部分的verilog代码,看到相位累加时有个疑问:
代码最后一句:assign
dout=phase_reg[20:11];
意思是把phase_reg除以2^11之后赋值给dout,

但是在对coeff量化时,是以Q=10量化,即QC=coeff*2^10;
这样相位累加之后应该是除以2^10,为什么上面是除以2^11呢?
 楼主| 发表于 2014-1-5 00:41:59 | 显示全部楼层
经过几天的琢磨研究,终于明白了
cordic算法的角度输入是以Q=9量化的,
因此,相位累加之后除2^11,目的就是为了把相位累加的Q=10量化转换为Q=9量化

不知我考虑的是否正确?
发表于 2016-2-8 23:33:38 | 显示全部楼层
感谢!正在学习中!
发表于 2019-2-2 17:39:36 | 显示全部楼层
看不懂东看不懂的懂 看不懂
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 17:37 , Processed in 0.024990 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表