在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12335|回复: 26

[求助] 版图中隔离管的作法(多衬底电位该如何处理)

[复制链接]
发表于 2013-10-23 19:48:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用的是 CSMC 0.5um 的库。然后现在在做一个比较器的版图,我是通过电路图直接生成单个MOS管版图,然后连接的。衬底电位有GND(0)和VSS(-3.3)两种,然后我看资料论坛说,要把VSS的NMOS做成隔离管,这样在LVS的时候才不会报错,但是一直没查到资料该怎么做。今天又问了老板,老板说做这个需要特殊工艺,csmc这个做不起来。我就郁闷了,新手求指点啊!
发表于 2013-10-23 20:47:26 | 显示全部楼层
如果有DeepNwell是可以做的。
 楼主| 发表于 2013-10-23 21:45:25 | 显示全部楼层
回复 2# jiangtaojack


   谢谢你的回答哦!如果有DNW的话,直接在VSS的NMOS区域画上一块就相当于是和GND的衬底隔离了,可以这样理解吗?
发表于 2013-10-23 21:49:52 | 显示全部楼层
CSMC 0.5um不支持多衬底电位。一个比较器而已,何必要多衬底?
发表于 2013-10-23 22:25:08 | 显示全部楼层
跟做P管类似,有个P阱或类似P阱的区域,在里面做NMOS,这个NMOS就有自己独立的衬底电位了。
 楼主| 发表于 2013-10-23 22:25:55 | 显示全部楼层
回复 4# hszgl


   谢谢你的回答哦!不支持的啊?好吧。这是一个师兄做的电路,我负责做版图的。那就没有其他解决办法了吗?
 楼主| 发表于 2013-10-23 22:28:51 | 显示全部楼层
回复 5# terry8876


   哦。明白了,谢谢你的回答哦!不过,四楼说csmc 0.5 不支持多衬底电位,哎。。。
发表于 2013-10-24 08:11:34 | 显示全部楼层




    我认为是你对电路的理解有问题,或者是你师兄胡搞。
发表于 2013-10-24 09:08:32 | 显示全部楼层
回复 3# IC.Michael


    是的,相当于做了一个隔离,不与psub接在一起了
 楼主| 发表于 2013-10-24 13:32:50 | 显示全部楼层
回复 8# hszgl


   谢谢!电路如何设计我倒不是特别清楚,老板安排的工作让做版图的。就是电路设计的时候NMOS衬底那块有VSS和GND两个电位了,所以做版图的时候有点纠结。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 05:00 , Processed in 0.028812 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表