在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9796|回复: 42

verilog 经典论文集

[复制链接]
发表于 2007-1-22 13:23:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
关于coding style的各个方面,共18篇论文,绝对超值下载!!!

A Proposal To Remove Those Ugly Register Data Types From verilog
Asynchronous & Synchronous Reset
Coding And Scripting Techniques For FSM Designs With
Correct Methods For Adding Delays To Verilog Behavioral Models
fsm_perl A Script to Generate RTL Code for State
full_case parallel_case the Evil Twins of Verilog
Nonblocking Assignments in Verilog Synthesis, Coding
Passive Device Verilog Models For Board And System-Level Digital
RTL Coding Styles That Yield
Simulation and Synthesis Techniques for Asynchronous
State Machine Coding Styles for Synthesis
Synchronous Resets Asynchronous Resets
Synthesis and Scripting Techniques for Designing Multi-
Synthesizable Finite State Machine Design Techniques
The Fundamentals of Efficient Synthesizable Finite State Machine
VERILOG CODING STYLES FOR IMPROVED SIMULATION.
Verilog Nonblocking Assignments With Delays
Verilog-2001 Behavioral and Synthesis Enhancements

[ 本帖最后由 mirrorman8037 于 2007-1-24 09:45 编辑 ]

verilog 论文.rar

1.93 MB, 下载次数: 337 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-1-22 22:06:00 | 显示全部楼层
thanks your best share
 楼主| 发表于 2007-1-24 09:47:10 | 显示全部楼层
好书自己顶!
发表于 2007-1-30 01:15:33 | 显示全部楼层
好书一起顶!
发表于 2007-1-30 18:53:51 | 显示全部楼层
好东东,谢谢
头像被屏蔽
发表于 2007-3-23 13:43:07 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-4-23 08:58:31 | 显示全部楼层
谢谢LZ了
正在找呢
发表于 2007-4-23 14:47:27 | 显示全部楼层
Good Stuff ,thank you
发表于 2007-5-9 17:50:34 | 显示全部楼层
顶一个,先顶后下载。
发表于 2007-5-9 17:52:05 | 显示全部楼层
Up, Up, get some score to download.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:32 , Processed in 0.037250 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表