在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 32470|回复: 56

[解决] 关于后仿真中SDF文件的hold time的负值问题(已解决供参考)

[复制链接]
发表于 2013-1-17 14:22:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zeushuang 于 2013-2-28 15:26 编辑

各位,我在进行后仿真的时候,发现后仿真报了一个$setuphold的timing violation,检查limits发现,其limits为(0.3,-0.2)。

hold time的limits有时候为正值,有时候为负值,现在想请教下,其负值该怎么解释比较合理?
发表于 2013-1-17 16:07:47 | 显示全部楼层
个人理解:hold time为负值,意味着此级触发器的Clock可以容忍一定程度的偏差。
Tskew1+Tcq+Tlogic+Tsetup>=Tskew2+Thold
Thold为负,则Tskew2有较大的变化空间。
 楼主| 发表于 2013-1-17 16:29:54 | 显示全部楼层


非常感谢你的回复。
我不大理解,能解释的清楚一点吗?或者画个图?
hold time的正值和负值有什么区别?
 楼主| 发表于 2013-1-17 17:06:43 | 显示全部楼层
setup 和hold的图,

setup 和 hold

setup 和 hold
hold time怎么算负值?
发表于 2013-1-17 23:10:34 | 显示全部楼层
负的hold time意味着系统更容易满足要求了啊 setup time和hold time形成的窗更小了 也就是信号保持的时间可以更短了
发表于 2013-1-18 14:10:35 | 显示全部楼层
保持时间为负值 怎么理解  负的保持时间是不是会将建立时间缩短 信号还能被时钟边沿采集到么
发表于 2013-1-18 20:31:21 | 显示全部楼层
等待大牛 给讲解
 楼主| 发表于 2013-1-22 11:31:34 | 显示全部楼层
在论坛搜了一下,看完全部回答,都没有回答到hold time的负值该如何理解的问题。
继续求大牛!
发表于 2013-1-23 09:41:29 | 显示全部楼层
当input transition time> output transition time时,delay为负值
所以hold time可能会出现负值,参见4-13
Synopsys_Timing_Constraints_and_Optimization.pdf (3.82 MB, 下载次数: 1233 )
发表于 2013-1-23 13:58:38 | 显示全部楼层
上面的说法是对的,那个负值也不是真正的负值,由于计算点(是fall /rise 50% ),响应信号转换速率相对于输入慢的话就会出现测量或计算上的负值了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 21:23 , Processed in 0.035354 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表