在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2547|回复: 2

[求助] HDL designer2012中如何加入xilinx的unisim的库

[复制链接]
发表于 2013-1-15 11:14:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这几天用hdl designer检查代码规则,在程序里只要有USE use unisim.vcomponent.all;
都会报错,然后就无法进行代码规则检查了


求助遇到这样的问题该如何解决


PS:看了help下的xilinxflow.pdf,按照上面写的设置,会报无法找到unisim源文件的错误
发表于 2018-1-2 00:37:25 | 显示全部楼层
Goood!!!
发表于 2018-12-18 20:29:13 | 显示全部楼层
在HDLDesigner的HDS工程下新建一个unisim的library,常规的就行,像加源码那样把Xilinx安装目录下的vhdl/unisim的.vhd文件添加进去, 再运行对设计文档的检查就可以识别了。调用别的系统库或IP库无法识别,都是同理,像Modelsim一样给HDS也建个lib,告诉它源码在哪里就可以了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:31 , Processed in 0.020120 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表