在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8743|回复: 4

[转贴] verilog vhdl混合编程

[复制链接]
发表于 2012-11-16 13:13:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
绝大多数的FPGA综合工具允许设计者创建一个包含Vhdlverilog文件的工程。混合的VHDL和Verilog被限制只用于设计单元例化。一个VHDL设计可以例化一个Verilog模块,一个Verilog模块可以例化一个VHDL实体。

由于VHDL和Verilog有不同的特性,因此在创建包含有VHDL和Verilog混合描述的工程时应该遵循一下的规则:
   区分大小写
   如何在一个Verilog设计内例化一个VHDL设计单元
   如何在一个VHDL设计中例化一个Verilog模块
   允许的数据类型
   如何使用类属和参数
发表于 2012-11-16 16:12:23 | 显示全部楼层
发表于 2012-11-19 12:01:03 | 显示全部楼层
这真是个问题。。。实验室里大牛用vhdl   小兵都用verilog   这可如何是好
 楼主| 发表于 2012-11-21 09:09:33 | 显示全部楼层
回复 3# LQCONAN


    之前我用的也是VHDL,个人感觉还是用VHDL好一点,写起来比较严谨,verilog那就比较随意一点,看自己吧,也不能说真是谁好谁坏。
发表于 2019-7-18 18:16:30 | 显示全部楼层
Difficulty to answer both have good and bad points
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:57 , Processed in 0.022039 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表