在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7755|回复: 46

[资料] Verilog_Testbench编写方法小结

[复制链接]
发表于 2012-11-2 21:08:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog_Testbench编写方法小结希望对大家有用

Verilog Testbench Coding Style.pdf

490.54 KB, 下载次数: 389 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog Testbench Coding Style

发表于 2012-11-2 21:44:13 | 显示全部楼层
非常感谢楼主的好心分享,先下载了看看效果如何
发表于 2012-11-3 08:58:48 | 显示全部楼层
Verilog_Testbench编写方法小结
发表于 2012-11-3 16:47:25 | 显示全部楼层
怎么这么冷,支持一下
发表于 2012-11-4 15:21:06 | 显示全部楼层
mtidl 支持楼主
发表于 2012-11-5 15:43:32 | 显示全部楼层
总结性文章,必须支持.只是有些简单了.
发表于 2012-11-7 21:08:07 | 显示全部楼层
学习~~~~
发表于 2012-11-7 22:17:33 | 显示全部楼层
先下再说!
发表于 2012-11-10 18:58:02 | 显示全部楼层
下载看看哦
发表于 2012-11-17 08:43:49 | 显示全部楼层
支持一下,
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:30 , Processed in 0.030233 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表