在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 4905|回复: 15

[活动] 每日一题1026

[复制链接]
发表于 2012-10-26 21:17:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 vipjph 于 2012-10-29 20:56 编辑

1、What would you do in order to not use certain cells from the library?
如何禁止使用库里面的某些单元?

2、During the synthesis, what type of wire load model are often used?
做RTL综合时,经常使用的wire load model有哪几种?
注意:问题是wire load model,不是wire load mode,也不是delay model

欢迎大家积极谈论,答案稍后揭晓,参与讨论者,信元送上。
------------------------------------------------------------------------
1、set_dont_use
     set_dont_touch
2、1)zero wire load model
     2)基于fanout的传统 WLM
     3)基于物理位置(距离)的wire load model,在Cadence的RC中叫PLE,Synopsys叫DC Ultra Topographical
发表于 2012-10-26 22:55:33 | 显示全部楼层
对固件不是很熟悉,所以有些提不起兴趣
发表于 2012-10-27 00:17:12 | 显示全部楼层
set_dont_use

auto_wire_load_selection
发表于 2012-10-27 15:36:12 | 显示全部楼层
。。。。。。。。
发表于 2012-10-27 15:38:50 | 显示全部楼层
做模电的飘过,表示对数字电路的知识不懂~
发表于 2012-10-27 16:45:44 | 显示全部楼层
很好,呵呵,顶起
发表于 2012-10-27 22:44:22 | 显示全部楼层
关注一下,最近在学习FPGA
发表于 2012-10-27 23:28:05 | 显示全部楼层
关注一下,最近在学习FPGA
发表于 2012-10-28 09:23:44 | 显示全部楼层
看看!
发表于 2012-10-28 15:25:52 | 显示全部楼层
piaoguo
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:47 , Processed in 0.029238 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表