在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3380|回复: 17

[资料] FPGA 进届_从入门到高手 verilog篇 VHDL适用

[复制链接]
发表于 2012-10-3 20:25:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA 进届_从入门到高手 verilog篇 Vhdl适用

FPGA 进届_从入门到高手 verilog篇 VHDL适用.docx

16.27 KB, 下载次数: 121 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2012-10-9 08:52:04 | 显示全部楼层
下载下来学习一下~
发表于 2012-10-9 21:55:22 | 显示全部楼层
真正的高手。 对 数据结构、过程方法、时序控制有着深刻的理解。 应该不重点用verilog,更多的是系统级的设计语言。 bye - verilog (虽然只需要半天就能上手,就是这个容易截断了发展的方向。建议转systemC/systemveilog/systemVHDL,高级语言支撑着我们更多的思维方式)

verilog 的致命伤是无法形成独特的数据结构类型。 C语言的优势在其强大的结构体语法支持。 这种数据结构支撑着数据间交换、处理、分析、统计的方方面面。
发表于 2012-10-10 12:23:14 | 显示全部楼层
顶顶顶顶顶顶顶
发表于 2012-10-11 19:15:42 | 显示全部楼层
kkkkk
发表于 2012-10-12 10:59:25 | 显示全部楼层
这个资料不错!
 楼主| 发表于 2012-10-15 14:14:39 | 显示全部楼层
回复 4# murphy522


    亲,你现在是用哪种语言?
发表于 2012-10-17 15:34:33 | 显示全部楼层
看一下
发表于 2012-10-21 08:40:48 | 显示全部楼层
最近开始准备看verilog
发表于 2012-10-21 13:44:40 | 显示全部楼层
看一下  学习下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 09:29 , Processed in 0.034019 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表