在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10512|回复: 76

verilog 100例外加一个详细课程设计!值得研究

[复制链接]
发表于 2006-12-2 13:31:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
实例分为两部分,第1部分连续输入数据处理的电路设计是我们的课程设计,有详细的设计过程(分析过程,数据流图,以及状态机,源代码仿真和综合电路图),另一个是老师给的例题,有100多个例子吧,不过只有源代码和题目。希望能给大家做一个参考!以我的经验觉得在学习verilog的初始阶段多看看设计的示例,然后再模仿编写一些自己的程序这样进步可能会更快一点吧!
   总的来讲连续输入数据处理的电路设计设计不是很难,有兴趣的朋友还可以对这个设计做一些改进!
   

verilog.rar

361.77 KB, 下载次数: 617 , 下载积分: 资产 -2 信元, 下载支出 2 信元

verilog_example

发表于 2006-12-6 09:41:45 | 显示全部楼层
我是一个初学者,非常感谢大家无私奉献
头像被屏蔽
发表于 2006-12-7 19:50:18 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2006-12-7 19:52:38 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-8-11 23:12:44 | 显示全部楼层
Thanks for sharing!!
发表于 2007-8-12 10:55:08 | 显示全部楼层
学习学习。。。。。。。。。
发表于 2007-9-21 16:04:01 | 显示全部楼层
a ...xiexieha ..
发表于 2007-10-5 21:40:31 | 显示全部楼层
have a look。。。。
发表于 2007-10-5 21:43:27 | 显示全部楼层
多谢楼主分享。。。
发表于 2007-12-13 21:30:25 | 显示全部楼层
顶顶顶!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 07:52 , Processed in 0.044858 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表