劳烦帮忙看一下 DFT Compiler 的报告

fl_5588

下面是一个简单的仅含有两个DFF的扫描链插入报告。verilog中核心语句：（IN1与IN2是输入。时钟周期2.5ns）
.....
always@ ( posedge clk )
.....
Dff1 <= IN1 + IN2;
Dff2 <= Dff1 + IN2；
.....

下面是在compile -scan 命令之后紧跟着 report_constraint 命令得到的报告。

*************************************
Report： constraint -all_violators
Design:   my_design
Version:  D-2010.03-sp5-3
Date:      Feb 16 . 2012
**************************************
max_area

Design           Required Area          Actual Area      Slack
----------------------------------------------------------
my_design            0.00                      89.43       -89.43 (VIOLATED)

不明白这里的Slack是什么？为什么是-89.43 (VIOLATED)？因为下面在compile -scan 执行的时候屏幕显示：

.....
Beginning Aera_Recovery phase (max_area 0)

ELAPSED   AREA         WORST              TOTAL              DESIGN
  Time                     NEG SLACK        NEG SLACK        RULE COST   
-----------------------------------------------------------------------
.....
.....
0:00:05     93.0            0.00                  0.0                     0.0  


谢谢帮忙解答

lsqswl

那个violation没有关系，你要求的面积（Required Area）是0，实际的面积（Actual Area）是89.43.当然有violation。想想就知道，要求面积为0，是无论如何不可能达到的。你可以设置要求的面积为90（89.43以上就可以了），脚本：set_max_area 90，violation就不见了。其实设置不设置无所谓。直接忽视那个violation就好了。