在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8895|回复: 32

[原创] System Verilog VMM 1.2

[复制链接]
发表于 2011-9-7 12:59:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
ces_vmm_12_2010.06.tar.gz (705.56 KB, 下载次数: 800 )
发表于 2011-9-7 14:27:09 | 显示全部楼层
小女子在这先谢谢大家了。急招某集成公司的ASIC验证。以下是JD:大家看一下哦,是在上海。可以联系我哦 QQ150055945 TEL:13818688974

高级ASIC验证工程师
工作职责:
1、        负责开发包括模块级和系统级验证环境,验证脚本工具,并维护验证流程。
2、        与设计工程师紧密合作,理解模块及芯片设计规格。能够带领其他工程师完成项目验证工作。
3、        测试平台开发,基于高级硬件语言如SystemVerilog的直接测试案例和随机化测试案例设计及功能覆盖率生成。
4、        能够协同设计和固件工程师进行FPGA平台验证调试,并能将先进验证方法应用于项目验证。
职位要求:
1、        电子工程或微电子类本科5年以上研究生3年以上ASIC验证工作经验。
2、        熟练使用逻辑仿真及调试工具,如VCS, NCSIM, Verdi等。
3、        精通Verilog/SystemVerilog, SVA,等硬件设计验证语言。
4、        熟悉VMM,OVM或UVM验证方法学,能够熟练开发可复用易移植的层次化验证环境。
5、        熟练使用脚本语言进行设计工具及环境开发如Perl, Shell, TCL等
6、        熟悉基于断言验证方法,能够根据项目要求产生测试计划,产生代码及功能覆盖率,熟悉网表级带反标仿真验证调试。
7、        具有C51/ARM项目验证经验的优先
8、        具有USB2.0, 7816, GSM协议及SD控制器协议经验之一者优先。
9、        熟悉C/C++, Makefile的优先
10、        熟悉数模混合仿真的优先
11、        优秀的独立分析处理问题能力。
12、        具有团队精神,责任感,沟通能力强
发表于 2011-9-7 18:24:31 | 显示全部楼层
什么吗,是lab!
发表于 2011-9-7 18:59:11 | 显示全部楼层
thanks!!!
发表于 2011-9-7 19:38:11 | 显示全部楼层
非常感谢
发表于 2011-9-8 11:12:03 | 显示全部楼层
收了,感谢
发表于 2011-9-17 20:54:54 | 显示全部楼层
回复 1# ytlin0


    thanks
发表于 2011-10-1 17:13:57 | 显示全部楼层
谢谢LZ分享这个lab,找了好久了
发表于 2011-10-17 20:17:11 | 显示全部楼层
ding~~~~~~~~~~~~~~`
发表于 2011-11-1 00:51:02 | 显示全部楼层
多谢楼主,下来看看。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 09:46 , Processed in 0.030157 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表