在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4936|回复: 7

[求助] 求解:ASMC 15VNMOS做NDD区域的作用

[复制链接]
发表于 2011-7-28 14:55:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,为什么Pmos不用做特定区域,还有为什么低压的mos不用做channel stopper?
新手,求各位大侠能详细解答,不胜感激!
发表于 2011-7-30 21:26:47 | 显示全部楼层
1,关于NDD
NDD是N type drift drain, 是N型漂移区, 这一层在这个工艺中做在HV device上面,它是用来增大NMOS drain端的耐压,所以浓度比N+要低,结深比N+深, breakdown电压比N+高
2,不知道你所指的Pmos是HV还是LV,但是HV pmos应该会做一些特殊处理的
3,个人感觉channel stopper implant有改变Vt和增强防punchthrough的作用,所以低压mos没有做,也不是很奇怪,因为自然形成的mos能够满足spec要求,加了channel stopper有可能让低压mos的参数变差

拙见而已,欢迎指正。
发表于 2011-7-31 10:23:59 | 显示全部楼层
二楼讲得很有道理
佩服
发表于 2011-8-1 14:23:17 | 显示全部楼层
本帖最后由 realliu68 于 2011-8-1 14:24 编辑

2楼好强
顺便补充一点:相同掺杂PMOS要比NMOS耐压。另外由于PMOS掺杂只能用硼,所以PMOS没有LDD这个步骤。
 楼主| 发表于 2011-8-1 21:38:51 | 显示全部楼层
回复 2# jian1712 谢谢各位大侠啦,进这行没多久,学的东西好乱,顺便问下有没兄弟知道有什么iclayout  qq群的啊,想进个群,好多东西不会
发表于 2016-7-28 19:41:41 | 显示全部楼层
LDD,轻掺杂漏极,降低了电导率,减小沟道漏电~
发表于 2017-11-6 17:10:52 | 显示全部楼层
upload PDK if you have and other PDK of 1um 0.8um .... I looking
发表于 2023-10-26 18:02:12 | 显示全部楼层
感谢二楼
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 06:37 , Processed in 0.035346 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表