在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2885|回复: 8

FPGA设计视频教程之verilog模块中的信号(至芯FPGA培训)

[复制链接]
发表于 2011-7-17 11:21:08 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA设计视频教程之verilog模块中的信号(至芯科技FPGA培训)
发表于 2011-9-25 18:01:06 | 显示全部楼层
  学习一下
发表于 2011-9-28 23:32:43 | 显示全部楼层
GoooooooooooD
发表于 2011-11-20 18:19:13 | 显示全部楼层
支持!大家学习呀!
发表于 2011-11-25 17:32:15 | 显示全部楼层
Thanks for your sharing.
发表于 2013-5-3 23:20:02 | 显示全部楼层
夏老师又把国内的老师鄙视了。。。
发表于 2018-2-12 08:51:43 | 显示全部楼层
谢谢分享!但我还是不大懂,希望楼主能把最好的破解方法贴出来!
发表于 2018-2-12 08:52:38 | 显示全部楼层
谢谢分享!但我还是不大懂,希望楼主能把最好的破解方法贴出来!
发表于 2018-10-15 20:19:53 | 显示全部楼层
感谢楼主,很经典!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

关闭

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 05:13 , Processed in 0.029468 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表