gt is enclosed by SN and /or SP是什么问题引起的

daiyijun · 发表于 2011-4-27 14:05:57

您需要登录才可以下载或查看，没有账号？注册

x

弱弱的问下，本人刚接触版图DRC这块，在检错过程中，老是报错，说gt is enclosed by SN and /or SP,

到底是什么问题丫，愁死我了。整张的图片是

整张的图片，GT上面下面都露出来了，为什么还是错的？

，麻烦大家多帮帮忙，给点意见丫

cxh · 发表于 2011-4-27 22:33:42

DRC报错的意思为gate被SN或SP包住了，从图片上看，你的SN和SP画的太大了，SN和SP相对于TO是有一个距离的，以上华0.35工艺来说，TO距SN或SP的距离为0.25，如果是上华0.35工艺，你只要把SN和SP画的比TO大0.25就可以了。
从图片上看，你的多晶出头TO好像也太多了。

daiyijun · 发表于 2011-4-28 15:01:23

回复 2# cxh

嘿嘿，谢谢，刚解决了，需要将SN 和SP拼接在一起，就好了

lizh2016 · 发表于 2014-11-27 10:04:39

回复 3# daiyijun
也遇到了同样的问题，怎么拼接的？是把SP和SN移在一起，还是再多画一块SP/SN？

[求助] gt is enclosed by SN and /or SP是什么问题引起的