关于乘除运算符的综合（小白级问题）

cmgit · 发表于 2011-3-14 10:05:19

1.想问一下，直接在verilog代码里写上“*”或者“/”DC能直接综合吗？
2.那个“DW”什么的，从哪里能看到？
3.有资料了解它有什么样的乘、除法结构以及特点吗？
4.如果还能推荐点入门级的乘、除法器设计资料最好了。
我目前只会基本的verilog代码，对于综合、布线工具基本上还小白状态……请不要回答的太专业，谢谢。

十分期待大神、小神以及脱离小白阶层的兄弟们的回答~~~

jackertja · 发表于 2011-3-14 10:05:20

1. *可以，DC会直接调用DW库，用synplify在FPGA上做的话会调用DSP核
/也可以，但是只有整数的商，而通常应用希望得到小数或余数，直接写不太经济。
2. DW=DesignWare，是synopsys的库，在DC的安装目录下应该有。
安装DC时应该有对应的license。
3. DW只有功能说明文档，没有设计说明文档。
4. 乘法、除法可以参考下面的文档，属于入门级。

除法器讲义.pdf (850.53 KB, 下载次数: 62 )

定点乘法器设计介绍.pdf (532.07 KB, 下载次数: 286 )

yanshangzhao · 发表于 2011-3-14 10:08:59

我也是小白，直接写上乘或者除的话是可以综合的，你可以根据不同的面积功耗速度需要选择不同的结构。

blackAJ · 发表于 2011-3-14 10:56:33

1. 可（舊版DC則否）
2. synopsys lib. 去裝dc的目錄下找找.
3. 只有簡單的文件, 不會詳述內部結構.
4. google

cmgit · 发表于 2011-3-17 17:48:27

非常感谢诸位的帮助，谢谢~~~

blueeagle · 发表于 2012-5-15 10:28:03

好东西，非常感谢！

linger2003 · 发表于 2016-6-3 13:19:30

回复 1# cmgit

谢谢分享2

我也要当学术帝 · 发表于 2016-11-1 10:41:22

赞~回答了我的疑问

wxmwxzwyz · 发表于 2016-11-1 14:07:31

多谢分享

xiaojiantx · 发表于 2016-11-18 16:12:46

多谢分享！

[求助] 关于乘除运算符的综合（小白级问题）

最佳答案

相关帖子

站长推荐 /3