在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6614|回复: 27

[资料] 基于65nmCMOS工艺的互连串扰及延时优化技术

[复制链接]
发表于 2011-2-19 21:25:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
不错的文章 可以看看 基于65nmCMOS工艺的互连串扰及延时优化技术.rar (1.05 MB, 下载次数: 397 )
发表于 2011-2-19 22:06:12 | 显示全部楼层
thanks.
发表于 2011-2-20 14:21:10 | 显示全部楼层
thanks.
发表于 2011-3-25 15:36:09 | 显示全部楼层
xiexie
发表于 2011-4-18 20:28:12 | 显示全部楼层
好文章~
下来看看~
发表于 2011-4-18 20:46:33 | 显示全部楼层
谢谢楼主分享…………
发表于 2011-7-30 16:53:44 | 显示全部楼层
的确不错。
发表于 2011-9-9 19:55:06 | 显示全部楼层
几分啊,为你而来
发表于 2011-10-20 15:07:12 | 显示全部楼层
多少分,下载看看
发表于 2011-12-29 11:16:50 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 02:26 , Processed in 0.044263 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表