在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21096|回复: 22

[求助] 请问深阱工艺是什么?

[复制链接]
发表于 2010-12-19 20:40:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如图,是个什么含义?跟双阱工艺有什么差别?
发表于 2010-12-19 21:31:17 | 显示全部楼层
同问。。。。
发表于 2010-12-19 23:41:57 | 显示全部楼层
这个… 需要看具体的工艺阿。
一般的说,目前的大多数工艺,都是采用浅双阱工艺,即在P-SUB上做N阱和P阱注入,阱深都较小,减小横扩,这样在某些工艺里增加深N阱,就可以把P阱兜起来,实现该p阱内的Nmos管衬底电位的自由选择,亦或者构成纵向NPN结构。等等…
发表于 2010-12-20 15:05:31 | 显示全部楼层
回复 3# miroc

   
    深阱工艺用于什么样的器件中?在那些情况下需要使用双阱工艺?
 楼主| 发表于 2010-12-20 21:38:36 | 显示全部楼层
回复 3# miroc


    你的意思只有深N阱工艺吗?并且怎么理解深N阱工艺把P阱抬起来就可以让NMOS的bulk电位自由的接?
另外应该可以是同时深N阱和深P阱工艺吧?
发表于 2010-12-21 23:42:24 | 显示全部楼层
回复 7# zxcvbnmzx

当然不是只有深N阱,深P阱也有,所以我说要看具体的工艺来解释。

至于你说的衬底隔离,一般这样来实现:
深N阱里再做P阱,然后在P阱里做NMOS,这样通过深N阱接高电位来与PSUB实现反偏PN结隔离,如此NMOS的衬底,也就是深N阱里的P阱就可以自由接电位了。 这种应用的时候要注意,NMOS的B/S/D电压不能超过深N阱的电位,否则可能打开寄生三极管。
发表于 2010-12-21 23:44:33 | 显示全部楼层
回复 5# lixiaojun707

衬底隔离器件、高压器件、BCD等等工艺里,都会用到深阱,这些在Design rule里都会有解释的,看器件剖面示意图就清楚了。
发表于 2011-6-17 22:50:19 | 显示全部楼层
关注一下...
发表于 2011-6-17 22:56:17 | 显示全部楼层
刚好遇到一个项目,深井的NMOS管子版图少画了隔离层,项目彻底失败!
深刻教训!
同学需要多多了解这个工艺及版图呀!
发表于 2011-6-18 00:14:16 | 显示全部楼层
对于楼上这位项目失败表示同情,但工艺一定要遵循design rule,否则必败!
深井工艺现在一般存在于BCD工艺中,作为浅掺杂的高压井使用,当然在CMOS工艺中增加deep NWell是隔离NMOS非常好的一个选择。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 01:29 , Processed in 0.030606 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表