在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 19001|回复: 59

[资料] verilog HDL综合实用教程(verilog HDL synthesis a practical primer中文版)

[复制链接]
发表于 2010-11-21 19:06:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog hdl综合实用教程(verilog  HDL synthesis a practical primer中文版)对刚入门的数字前端工程师来说很有帮助的一本书。可以帮助你理解硬件化的思想,
知道自己写的代码综合之后的样子,对设计大有裨益。
发表于 2010-11-21 20:47:34 | 显示全部楼层
good  reference for my design
发表于 2010-11-22 13:01:36 | 显示全部楼层
Where is it?
 楼主| 发表于 2010-11-22 23:05:13 | 显示全部楼层
自己顶一下
发表于 2010-11-30 02:48:52 | 显示全部楼层
没有文件阿
发表于 2010-12-9 20:14:52 | 显示全部楼层
文件呢~~~
发表于 2010-12-10 22:56:05 | 显示全部楼层
this is for all. thx thx.
发表于 2011-1-10 12:57:54 | 显示全部楼层
没有文件阿
发表于 2011-1-10 13:12:31 | 显示全部楼层
thank you!
发表于 2011-1-10 14:30:39 | 显示全部楼层
verilog HDL综合实用教程
thank you!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 20:58 , Processed in 0.027396 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表