在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 17574|回复: 51

[原创] 实例解说Timequest(图文)

[复制链接]
发表于 2010-11-10 16:34:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Timing Analysis of Source Synchronous Outputs用图文的方式清晰地讲解了如何用SDC约束源同步输出。还有两篇是理论性的计算,算是预备知识。
Centering the Clock in the Data Valid Window for Source Synchronous Inputs v1.2.pdf (321.4 KB, 下载次数: 346 )
Timing Analysis of Source Synchronous Interface using ALTLVDS v1.0.pdf (58.01 KB, 下载次数: 205 )
Timing Analysis of Source Synchronous Outputs v1.2.pdf (2.88 MB, 下载次数: 636 )
***************************************
同时附上altera官方关于源同步分析的笔记an433:
an433--Constraining and Analyzing Source-Synchronous Interfaces.pdf (1.73 MB, 下载次数: 245 )
发表于 2010-11-10 17:18:35 | 显示全部楼层
good reference for me
发表于 2010-11-10 18:36:59 | 显示全部楼层
谢谢啊
发表于 2010-11-10 21:31:59 | 显示全部楼层
谢谢了~~~
发表于 2010-11-10 22:15:17 | 显示全部楼层
支持你哈!!!!
发表于 2010-11-13 09:44:19 | 显示全部楼层
回复 1# foveryoung


    谢谢
发表于 2010-11-13 09:50:54 | 显示全部楼层
回复 5# joewa

支持
发表于 2011-2-21 14:05:27 | 显示全部楼层
看来又是一些公式
发表于 2011-3-18 17:14:16 | 显示全部楼层
感謝你,感恩
发表于 2011-3-18 17:46:31 | 显示全部楼层
感謝你,感恩
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:22 , Processed in 0.035743 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表