关于施密特触发器的困惑

analogmind · 发表于 2010-8-21 12:27:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近公司的SOC芯片内部IO的施密特触发器一直让我们头疼。施密特触发器在IO的输入通路上，目的是滤掉输入信号的毛刺。但我们在测试施密特触发器的时候发现它的window几乎没有，也就是说上翻转阈值和下翻转阈值之间的差值很小。设计指标是400mV，但实际只有几十mv。不同的IO表现不同，有的测到300mV，有的只有几十mv。但它们用的IO cell是相同的。仿真也没有发现比较敏感的地方。
还请教各位高手，帮忙看看到底是什么原因啊？

goodsilicon · 发表于 2010-8-21 13:30:07

用带hysteresis的比较器吧

analogmind · 发表于 2010-8-25 16:57:48

用带hysteresis的比较器吧
goodsilicon 发表于 2010-8-21 13:30

登录/注册后可看大图

能否具体讲讲，和施密特触发器相比它有什么优点呢？施密特也有hysteresis啊。

jianjing526 · 发表于 2010-8-25 22:55:51

1# analogmind

测试条件：是在同一电源电压，温度下测到的？
vh和vl和mos的vth值和电源电压有关系，400mV的窗口是在什么case下仿真得到的？PVT偏差有多少？

asdmnbvc · 发表于 2010-8-26 00:25:35

把你的具体线路图发上来看看有没有什么问题

widlarfan · 发表于 2010-8-26 01:49:37

Resize the transistors in your Schmitt trigger ckts.

zjzhang1124 · 发表于 2010-8-26 08:23:19

个人应该是设计的时候对于工艺考虑的太少，器件参数太理想化了

analogmind · 发表于 2010-8-26 08:53:54

个人应该是设计的时候对于工艺考虑的太少，器件参数太理想化了
zjzhang1124 发表于 2010-8-26 08:23

登录/注册后可看大图

我们的施密特触发器的就是教科书上的经典的样子。四个mos从上排到下。然后一个pmos接到上面两个pmos中间，一个nmos接到下面两个nmos中间。

mos的阈值好像无法在仿真环境中调整把，除非改模型。我们尝试了去修改mos管的尺寸，发现就算把mos的尺寸改动50%，vh和vl的变化也就从400mv降到300mv，或者250mv，但实际测试能得到只有几十mv的情况，有的甚至几乎就没有window。而且我们还在可能的地方都加了噪声，但发现影响都不大。

能不能从工艺上讲讲还有什么地方会对施密特触发器造成较大的影响？

山林布衣 · 发表于 2010-8-26 14:21:14

简单的6管结构施密特触发器我做过，效果很好的啊。

从mind的回答中，我推测你们没有跑corner仿真吧？就是用简单的TT模型？呵呵，温度和Corner仿真需要跑得

fuxinmingming · 发表于 2010-8-30 09:41:23

thanks

[讨论] 关于施密特触发器的困惑

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3