在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5748|回复: 8

[求助] 将VQM网表转换回Verilog或VHDL代码

[复制链接]
发表于 2010-8-14 09:47:40 | 显示全部楼层 |阅读模式
10资产
本帖最后由 zhinvxing 于 2010-8-14 21:29 编辑

有前辈知道如何将VQM网表转换回verilog或Vhdl代码吗?小弟现在只有某个模块的VQM网表,但分析起来很费劲,所以想得到原始的代码,望各位支招!

 楼主| 发表于 2010-8-14 10:49:38 | 显示全部楼层
顶一下
发表于 2010-8-14 15:50:58 | 显示全部楼层
顶一下,找个牛人写个脚本给转回来,我估计应该有现成的工具。
 楼主| 发表于 2010-8-14 21:30:12 | 显示全部楼层
顶上去
 楼主| 发表于 2010-8-16 18:39:37 | 显示全部楼层
重回论坛之巅
发表于 2010-8-17 22:50:45 | 显示全部楼层
同求,急
发表于 2010-12-17 16:10:57 | 显示全部楼层
不错的想法,也想试试!!!
发表于 2010-12-17 18:22:49 | 显示全部楼层
几乎不可能,否则何谈IP保护
发表于 2022-2-23 11:54:42 | 显示全部楼层
我也想知道
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 00:00 , Processed in 0.032051 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表