在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8522|回复: 15

[转贴] Simulink HDL Coder——基于模型的FPGA设计

[复制链接]
发表于 2010-7-12 12:22:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
总有一天,FPGA设计将不再是硬件工程师的专利,最优hdl编码的规律将会嵌入到EDA工具之中,FPGA设计输入的抽象层次将会提升到系统级。
Simulink HDL Coder就是这样一款ESL工具(最初在Simulink 2006b中引入),通过它,我们可以一窥FPGA设计的未来。
http://www.mathworks.com/webex/recordings/rapfpga_cn_062508/index.html
 楼主| 发表于 2010-7-12 12:36:51 | 显示全部楼层
上面这个网址是一个基于模型开发FPGA的实例
你看了后,如果你还用老掉牙的方法,你就是二子啊!
呵呵,FPGA开发以后将变得非常简单和高效!!!
发表于 2011-11-20 09:22:04 | 显示全部楼层
顶啊 的确是发展的方向啊
发表于 2012-8-14 10:40:49 | 显示全部楼层
good material
发表于 2016-12-7 18:14:39 | 显示全部楼层
发表于 2016-12-8 08:44:26 | 显示全部楼层
mathwork来我们公司演示过hdl coder,看着确实狠不赖。不过不知道代码效率怎么样。
他们说对比过手工编写的、优化过的fft模块,hdl自动生成的代码在时序和资源占用上性能更优,这就太牛逼了,我都不敢相信了
发表于 2016-12-8 08:45:16 | 显示全部楼层
mathwork来我们公司演示过hdl coder,看着确实狠不赖。不过不知道代码效率怎么样。
他们说对比过手工编写的、优化过的fft模块,hdl自动生成的代码在时序和资源占用上性能更优,这就太牛逼了,我都不敢相信了
发表于 2016-12-22 21:41:42 | 显示全部楼层
这么牛掰,看来以后还是得学习matlab
发表于 2016-12-23 10:28:09 | 显示全部楼层
很好的资源
发表于 2017-6-22 23:07:56 | 显示全部楼层
good, upload for me course or workshop for HDL code
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:05 , Processed in 0.033081 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表