在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4201|回复: 8

[求助] 求助zwtang

[复制链接]
发表于 2010-6-5 23:33:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
唐老师好
我现在有一些vco的问题想请教你:
1.vco的起振时间是不是和负阻补偿tank loss 之后剩下的那些负阻大小有关,也就是说和开关管的gm相关
2。vco的起振时间会不会影响pll环路的稳定?? 还有就是当有afc时 这个时间对于afc的工作时间是不是可以忽略不计?? 综上我需要多少的起振时间比较合适??
3.对于qvco,我应该怎么仿真电路的phase error  我现在使用最土的方法 也就是看iq两路的波形 一个到波峰的时候,另一个和零点差多少mv  然后再换算成多少度。
4.我看到你的论文中,test buffer都是用开漏的结构  那么这个buffer是不是取最小的宽长就可以了? 这样对tank引入最小的寄生电容和电阻

希望唐老师能回答 谢谢了
发表于 2010-6-6 22:08:30 | 显示全部楼层
1&2.  VCO的起振通常会很快,而且其时间不重要。PLL环路的稳定性与VCO起振时间无关。AFC工作时,预留一些时间给频带切换就可以,具体依赖于仿真结果。
3.  PSS仿真,观察一次谐波的相位差。
4.  栅长越小,寄生电容小,但buffer之后相位噪声性能会变差。保证相位噪声的前提下,栅长越小越好。
 楼主| 发表于 2010-6-7 02:51:20 | 显示全部楼层
2# zwtang



谢谢 唐老师  你所说的起振时间很快 那多少叫很快??  50ns?100ns?  还有用电阻负载的buffer  必须有足够的宽长比使的 输出的直流为vdd/2  不然上面会截止失真
发表于 2010-6-7 07:55:11 | 显示全部楼层
起振时间100ns数量级,以仿真结果为准。
输出直流没有必要为vdd/2,否则功耗过大。关键是相位噪声性能不能被恶化,波形如何关系不大。
 楼主| 发表于 2010-6-7 13:41:47 | 显示全部楼层
4# zwtang

谢谢
发表于 2010-6-7 16:15:02 | 显示全部楼层
干脆请唐老师作eetop的终极解答者好了。
这样论坛上的问题就能够都得到解答了,唐老师的桃李遍布产业界!
发表于 2012-12-15 14:12:57 | 显示全部楼层
thx~~
发表于 2015-3-20 17:11:22 | 显示全部楼层
赞·········
发表于 2018-9-24 21:10:44 | 显示全部楼层
挺有用的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 06:03 , Processed in 0.034094 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表