在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 20182|回复: 84

[资料] 《基于Verilog HDL的FPGA设计与工程应用》光盘

[复制链接]
发表于 2010-4-23 10:18:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
光盘目录:
“第2章示例”目录:
例2-1.v————————书中例2-1的verilog源代码;
例2-2.v————————书中例2-2的Verilog源代码;
例2-3.v————————书中例2-3的Verilog源代码;
例2-4.v————————书中例2-4的Verilog源代码;
例2-5.v————————书中例2-5的Verilog源代码;
“function”示例.v——书中关键字“function”示例的Verilog源代码;
“task”示例.v————书中关键字“task”示例的Verilog源代码;
=================================================================================
“第4章示例”目录:
8位乘法器.v——————书中8位乘法器的Verilog源代码;
74LS138.v——————书中74LS138的Verilog源代码;
D触发器.v——————书中D触发器的Verilog源代码;
除法器.v——————书中除法器的Verilog源代码;
基本RS触发器.v————书中基本RS触发器的Verilog源代码;
同步RS触发器.v————书中同步RS触发器的Verilog源代码;
数码管.v——————书中按键和数码管组成的输入输出电路的Verilog源代码;
=================================================================================
“第7章示例”目录:
avalon_pwm_source.zip:
Nios II系统中PWM外设源代码,其中:pwm_hw目录为Verilog源代码,pwm_sw目录为底层驱动程序
pwm_hw目录中包含文件:pwm_avalon_interface.v;pwm_register_file.v;pwm_task_logic.v为PWM外设的Verilog源代码,顶层文件是pwm_avalon_interface.v
pwm_sw目录中包含Nios II软件中需要应用的HAL目录和inc目录,test_software目录中含测试pwm外设用的程序
NiosII片外SRAM的Avalon-MM从设备接口.v:
为一个512K X 16bit的SRAM芯片接到Avalon总线从设备接口的Verilog源代码;
SRAM_16Bits_512K.rar:
Nios II系统中512K X 16bit的SRAM芯片外设源代码,其中SRAM_16Bit_512K.v为Verilog源代码;class.ptf为Avalon总线描述文件,mk_user_logic_SRAM_16Bits_512K.pl为该外设的描述文件;
第7章示例.rar:
为第7章Hello_LED的示例,使用Quartus II打开该工程。在software子目录下有相应的示例程序:Hello_LED;key;timer;UART
==================================================================================
“第10章示例”目录:
SOPC_PCI.rar:
为基于Nios II系统的数据采集卡设计实例,使用Quartus II打开该工程。
==================================================================================
“第11章示例”目录:
USB_Emulator.rar:
为基于Nios II系统的硬件在回路仿真器设计实例,使用Quartus II打开该工程。
==================================================================================
“SPI”目录:
SPI.v:
书中SPI接口外设的Verilog源代码;
spi_vhdl.zip:
SPI接口外设的VHDL源代码,详细说明请参考压缩文件中的readme.txt
==================================================================================
“UART”目录:
uart_verilog.rar:
UART接口外设的Verilog源代码,其中uart.v是顶层设计文件,txmit.v是数据发送模块Verilog源代码,rcvr.v是数据接收模块Verilog源代码;rcvr_tf.v是测试数据接收的Verilog源代码,txmit_tf.v是测试数据发送的Verilog源代码;
==================================================================================
“USB”目录:
usb2.rar:
USB接口外设的Verilog源代码,详细说明请参考压缩文件中usb_funct/doc/的usb_doc.pdf

基于Verilog HDL的FPGA设计与工程应用(徐洋).part1.rar

4.77 MB, 下载次数: 883 , 下载积分: 资产 -3 信元, 下载支出 3 信元

 楼主| 发表于 2010-4-23 10:20:12 | 显示全部楼层
压缩文件 第二分卷

基于Verilog HDL的FPGA设计与工程应用(徐洋).part2.rar

4.71 MB, 下载次数: 1005 , 下载积分: 资产 -3 信元, 下载支出 3 信元

发表于 2010-4-23 13:40:53 | 显示全部楼层
好东西啊,多谢楼主了!!
发表于 2010-4-24 10:08:53 | 显示全部楼层
thanks  ~~~~
发表于 2010-4-24 16:27:42 | 显示全部楼层
下来看看
发表于 2010-4-24 16:29:33 | 显示全部楼层
看看看看
发表于 2010-4-24 18:17:33 | 显示全部楼层
发表于 2010-4-24 18:18:43 | 显示全部楼层
谢谢楼主!
发表于 2010-4-26 00:00:39 | 显示全部楼层
Thanks a lot
发表于 2010-5-2 00:48:03 | 显示全部楼层
没钱啊,下一个评论一个希望版主体谅不要封号啊!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 01:24 , Processed in 0.031382 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表