在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 36269|回复: 179

[资料] 一个DDR SDRAM控制器的设计

[复制链接]
发表于 2010-1-15 11:27:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
很详细的一个ddr sdram控制器的设计。包括设计文档及verilog代码及testbench。至于pll,大家可以自己生成一个pll或者直接修改下设计在外部加入一个时钟信号线。

ddr控制器详细设计方案.pdf

598.38 KB, 下载次数: 1499 , 下载积分: 资产 -2 信元, 下载支出 2 信元

ddr控制器代码.rar

18.45 KB, 下载次数: 874 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2010-1-15 12:34:35 | 显示全部楼层
很好很强大!!
发表于 2010-1-15 13:04:42 | 显示全部楼层
bu Cuo henhao
发表于 2010-1-15 14:58:28 | 显示全部楼层
thanks!
发表于 2010-1-15 14:59:59 | 显示全部楼层
谢谢分享!
发表于 2010-1-15 17:27:14 | 显示全部楼层
bu Cuo henhao
发表于 2010-1-16 15:33:41 | 显示全部楼层
要搞清DDR,还是要自己动手编一个简单的控制器。其实可以从美光那下个DDR的行为模型来验证你的控制器设计。
发表于 2010-1-18 08:27:09 | 显示全部楼层
顶个
发表于 2010-2-23 10:04:40 | 显示全部楼层
很需要,谢谢楼主
发表于 2010-2-25 22:54:59 | 显示全部楼层
谢谢LZ
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:11 , Processed in 0.031928 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表