在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5078|回复: 28

[资料] 数字电路设计与VerilogHDL

[复制链接]
发表于 2009-12-26 13:38:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 jiemizhe 于 2011-3-8 20:51 编辑

题名/责任者: 数字电路设计与Verilog HDL/张亮编著 出版发行项: 北京:人民邮电出版社,2000.10 ISBN及定价: 7-115-08770-9 CNY35.00 载体形态项: 317页:图;26cm 个人责任者: 张亮 编著 中图法分类号: TN402 书目附注: 有书目(第317页) 豆瓣内容简介: 本书首先概述了数字集成电路发展的历史与未来,指出了硬件描述语言(hdl)在设计数字电路中所超的作用,并系统要地讲解了Verllog HDL的语法要点。在此基础上,本书以Verllog HDL为工具,介绍了向种描述电路的方法与技巧,列举了向个典型电路的描述实例,然后用80C51单片机、硬盘控制器和PCI总线制作器接口等子系统的设计实例分别讲解了自顶向下的层次化设计方法、同步与异步数据流的控制以及Master/Slave状态机在总线控制等方面的设计技巧。文中还对Verllog建模与调试、BIST电路的原理与Verllog实现做了详细论述,并提供了具体例子,最后以一个真实asic例子的简单介绍作为全书的结尾。 本书是Verllog HDL用于数字电路设计的中高级读本,可作为大专院校计算机、微电子学和半导体专业高年级本科生和研究生的教材,也可作为数字集成电路芯片设计人员的参考书。


  
数字电路设计与VerilogHDL.rar (4.75 MB, 下载次数: 262 )
发表于 2009-12-31 14:22:09 | 显示全部楼层
支持这样的压缩,回帖一个就能下到了,鄙视那些为了赚钱压缩很小的。。。。。。。。。
发表于 2009-12-31 14:40:21 | 显示全部楼层
谢谢楼主共享!!!!
发表于 2009-12-31 15:05:12 | 显示全部楼层
goodddd
发表于 2010-3-24 13:00:25 | 显示全部楼层
good..................
发表于 2010-3-24 16:19:47 | 显示全部楼层
interesting
发表于 2010-3-24 20:34:19 | 显示全部楼层
goodddd
发表于 2010-3-24 21:49:38 | 显示全部楼层
多谢楼主提供资源
发表于 2010-3-25 15:43:18 | 显示全部楼层
看看
发表于 2010-3-25 15:46:39 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 21:11 , Processed in 0.031979 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表